久久人妻大片,中文字幕有码在线观看,欧美日韩久久精品一区

文檔幫助中心

印度啟動RISC-V處理器計劃

新聞動態 > 行業動態 > 印度啟動RISC-V處理器計劃

印度啟動RISC-V處理器計劃

來源:半導體行業觀察

為了在2023年12月之前實現下一代微處理器的商業芯片和設計勝利，印度政府周三宣布啟動數字印度RISC-V(DIR-V)計劃。RISC-V是一個免費且開放的ISA，通過開放標準協作開啟處理器創新的新時代。
　　
　　政府的倡議被認為是實現“AtmanirbharBharat”自力更生雄心的又一具體步驟。
　　
　　在為SHAKTI和VEGA的商業硅設定積極的里程碑并在2023年12月之前他們的設計獲勝時，電子和信息技術以及技能發展和創業國務部長RajeevChandrasekhar提到DIR-V將看到初創公司、學術界和跨國公司之間的合作伙伴關系，使印度不僅成為全球RISC-V人才中心，而且成為全球服務器、移動設備、汽車、物聯網和微控制器的RISC-VSoC（片上系統）供應商。
　　
　　在接受媒體采訪時，Chandrasekhar回憶了他在英特爾擔任x-86處理器芯片設計師的早期經歷，并提到許多新的處理器架構已經經歷了以創新浪潮為特征的初始階段。然而，在某些時候，他們都選擇了一種占主導地位的設計。
　　
　　ARM和x-86是兩種這樣的指令集架構——其中一種是許可的，另一種是出售的，在早期的幾十年里，行業整合在一起。
　　
　　然而，在過去十年中，RISC-V已成為它們的強大替代品，沒有許可負擔，使其能夠在半導體行業中以不同的復雜程度用于各種設計目的，挑戰現狀。
　　
　　印度電子和IT部(MeitY)還計劃加入RISC-V國際，擔任首席董事會成員，與其他全球RISC-V領導者合作、貢獻和宣傳印度的專業知識。
　　
　　IITMadras主任V.Kamakoti教授將擔任DIR-V項目的首席架構師，S.KrishnakumarRao將擔任項目經理。錢德拉森部長還公布了DIR-V計劃的設計和實施路線圖藍圖，其中包括IITMadras的SHAKTI處理器和C-DAC的VEGA處理器，以及印度半導體設計和創新的戰略路線圖，以促進印度的半導體生態系統國家。
　　
　　印度發力RISC-V處理器
　　
　　RISC-V架構的主要優勢之一是它是開放的，因此任何具有適當技能的組織都可以開發自己的內核，印度政府利用微處理器開發計劃(MDP)幫助開發VEGARISC-抓住了這個機會本地V核。
　　
　　在電子和信息技術部(MeitY)的資助下，先進計算發展中心(C-DAC)成功設計了五個RISC-V處理器，從單核32位RISC-V微控制器級處理器到支持Linux的四核64位亂序處理器。
　　
　　C-DAC開發的五個VEGA內核的主要特性：
　　
　　VEGAET1031–32位單核3級有序RV32IM處理器，帶AHB/AXI4.bus，可選MMU，可選調試
　　
　　VEGAAS1061–64位單核6級有序RV64IMAFDC處理器，具有8KBD-cache、8KBI-cache、FPU、AHB/AXI4總線
　　
　　VEGAAS1161–64位單核16級流水線亂序RV64IMAFDC處理器，具有32KBD-cache、32KBI-cache、FPU、AHB/AXI4/ACE總線
　　
　　VEGAAS2161–64位雙核16級流水線亂序RV64IMAFDC處理器，具有32KBD-cache、32KBI-cache、512KBL2cache、FPU、AHB/AXI4/ACE總線
　　
　　VEGAAS4161–64位四核16級流水線亂序RV64IMAFDC處理器，具有32KBD-cache、32KBI-cache、1024KBL2高速緩存、FPU、AHB/AXI4/ACE總線
　　
　　深入了解高端VEGAAS4161的主要特性：
　　
　　RISC-V64G(RV64IMAFD)指令集架構
　　
　　13-16階段亂序流水線實現
　　
　　高級分支預測器：BTB、BHT、RAS
　　
　　哈佛架構，獨立的指令和數據存儲器
　　
　　用戶、主管和機器模式權限級別
　　
　　支持Linux的全功能內存子系統
　　
　　?內存管理單元
　　
　　?基于頁面的虛擬內存
　　
　　?可配置的L1緩存
　　
　　?可配置的二級緩存
　　
　　高性能多核互連
　　
　　符合IEEE754-2008的高性能浮點單元
　　
　　AXI4-/ACE，兼容外部接口
　　
　　平臺級中斷控制器
　　
　　?多達127個IRQ
　　
　　?低中斷延遲
　　
　　向量中斷支持
　　
　　高級集成調試控制器
　　
　　?JTAG兼容接口
　　
　　?硬件/軟件斷點支持
　　
　　調試擴展允許通過GDB>>openOCD>>JTAG連接進行Eclipse調試
　　
　　兼容Linux
　　
　　預計不會很快就會有桌面Linux的處理器，因為AS4161主要針對存儲和網絡應用程序。
　　
　　更好的是兩個SoC（THEJAS32和THEJAS64）的文檔的公開可用性，分別基于VEGAET1031和VEGAAS1061內核，HDL代碼在ARTYA7FPGA板上運行（A7-35T可以運行THEJAS32，但A7-100TTHEJAS64需要）。帶有EclipseIDE的C/C++VEGASDK允許工程師為該平臺開發程序，并且還提供了用于64位VEGA處理器的Linux源代碼。代碼托管在Gitlab上，但您需要在檢索代碼之前請求訪問...這有點令人失望。
　　
　　印度政府還計劃為VEGA處理器舉辦培訓課程，但該頁面目前是空的。找不到任何有關VEGA的時間表以及制造是否會在印度進行計劃的信息。該項目的博客已經好幾個月沒有更新了，但“VEGA處理器”的YouTube賬號在2022年1月31日上傳了一段視頻，對五款VEGARISC-V處理器進行了概述。

[ 相關下載 ]

上一篇：Omdia：汽車半導體市場將高速增長下一篇：Gartner：2022年全球半導體收入增長13.6% 庫存改善價格趨穩

新聞動態

印度啟動RISC-V處理器計劃

印度啟動RISC-V處理器計劃

全國熱線

400 6572 118

企業郵箱

service@cmosfet.com

企業地址

深圳市龍崗區坂田街道五和社區五和大道118號和成世紀三棟A座18樓

關注場效應(掃碼關注有驚喜)

微信二維碼

微博二維碼